ESD防静电保护标准及技巧

2022-05-17 10:14:24 admin

      在ESD防静电的破坏中,静电会对I/O端口造成毁灭性损害,有可能造成数据位重影、产品损坏直至造成电子设备“硬故障”或元器件损坏等问题。


      目前,市面上的便携产品中越来越多的采用低功率逻辑芯片,由于金属氧化半导体(MOS)电介质击穿和双极反向结电流的限制,这些逻辑芯片对ESD防静电非常敏感。控制I/O端口(USB端口、以太网端口等)的IC芯片更不例外,因为它们大多数都是以CMOS工艺为基础来设计和制造的,这导致IC芯 片对ESD保护造成的损害非常敏感。


      大多数的I/O端口(尤其是USB端口)都是热插拔系统,极易受到由用户或空气放电造成的ESD保护影响。由此可见,ESD防静电保护在当今的便携和USB应 用中是非常必要的。集电通技术工程师针对USB应用设备提出了解决方案。


      有工程师对T1/E1接口设计中加装TVS器件后的保护作用提出疑问,集电通有工程师认为在电源线上增加TVS器件有助于解决来自电源端口的ESD防静电保护问题,并强调TVS要连接到电源的Vcc和地以防止电源出现ESD防静电保护干扰。


      ESD防静电保护要从三个方面入手:

      1、芯片的ESD保护容量;

      2、PCB版图设 计;

      3、机械设计。

      优质的PCB版图设计应该尽量增大接地面积、缩短PCB走线,TVS阵列可以有效解决ESD防静电保护问题。

保险丝

      针对ESD防静电保护引起的共模干扰,通常可以使用共模扼流圈或TVS阵列来解决ESD防静电保护问题和完成EMI滤波,在电路中共模扼流圈串行连接,TVS并行接在电路中。除考虑用器件解决ESD防静电保护问题外,也可以遵循一些基本规则来解决PCB的ESD防静电保护问题:

      1、尽量地将每一个信号层都紧靠一个电源层或地线层。对于顶层和底层表面都有元器件、具有很短连接线以及许多填充地的高密度PCB,可以考虑使用内层线。大多数的信号线以及电源和地平面都在内层上,因而类似于具备屏蔽功能的法拉第盒。


      2、尽可能使用多层PCB相对于双面PCB而言,地平面和电源平面以及排列紧密的信号线-地线间距能够减小共模阻抗(common impedance)和感性耦合,使之达到双面PCB的1/10到1/100。


      3、对于双面PCB来说,要采用紧密交织的电源和地栅格。通常的解决原则是要通过测试-解决问题-重新测试这样的周期,每一个周期都可能至少影响到一块PCB的设计。在PCB设计过程中,通过预测可以将绝大多数设计修改仅限于增减元器件。


电话咨询
产品中心
在线询价
" class="item" target="_blank"> QQ客服